メモリ装置

発明者： ,
出願人/特許権者：
代理人 (1件)：山口邦夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-081269
公開番号（公開出願番号）：特開平11-283396
出願日： 1998年03月27日
公開日（公表日）： 1999年10月15日
要約：

【要約】【課題】少ない冗長データで高い誤り訂正能力を持たせる。【解決手段】入力データDinを、変換器12でシリアルデータSDinに変換し、さらにマルチレベル符号化器13で符号化をして、4ビットの書き込みデータWDを生成する。この書き込みデータWDをセルアレイ11に供給し、各セルに順次書き込む。セルアレイ11からの読み出しデータRDをマルチレベル復号器14で復号処理(誤り訂正処理)をしてシリアルデータSDoutを得、それを変換器15で1バイトのデータに変換して出力データDoutとする。符号化器13では、入力データDinに係る所定数の複数ビットのデータを単位とし、各ビット位のビットデータ毎に独立した符号化をし、例えば誤り数が多いことが予想される下位ビット程冗長データが多く訂正能力の高い符号で符号化をする。これにより、全体として少ない冗長データによって高い誤り訂正能力を持たせることが可能となる。

請求項（抜粋）：

複数のメモリセルを有し、それぞれのメモリセルが複数ビットのデータを記憶するセルアレイと、入力データに係る所定数の複数ビットのデータを単位とし、各ビット位のビットデータ毎に独立した符号化を行って上記セルアレイに書き込むための書き込みデータを得るマルチレベル符号化器と、上記セルアレイの読み出しデータに係る上記所定数の複数ビットのデータを単位とし、各ビット位のビットデータ毎に復号して出力データを得るマルチレベル復号器とを備えることを特徴とするメモリ装置。

IPC (6件)：

G11C 29/00 631 , G11C 29/00 , G06F 11/10 330 , G06F 12/16 320 , G11C 16/06 , G11C 16/02

FI (6件)：

G11C 29/00 631 Z , G11C 29/00 631 D , G06F 11/10 330 K , G06F 12/16 320 F , G11C 17/00 639 C , G11C 17/00 641

前のページに戻る