特許

J-GLOBAL ID：200903029750578610

レベルシフタ回路

発明者： 金 慶 月
出願人/特許権者： エルジー セミコン カンパニー リミテッド
代理人 (1件)： 津国 肇 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-286507
公開番号（公開出願番号）：特開平11-195974
出願日： 1998年10月08日
公開日（公表日）： 1999年07月21日
要約：

【要約】【課題】 外部電圧レベル(VCC)から接地電圧レベル(VSS)に遷移する別途の回路を追加せず、3相の電圧レベル(VPP、VCC、VSS)を出力し得るレベル変換器としてのレベルシフタ回路を提供すること。【解決手段】 インバータINV31と、第1〜第4PMOSトランジスタPM31〜PM34と、第1〜第5NMOSトランジスタNM31〜NM35と、を備え、前記第2、第4NMOSトランジスタNM32、NM34は、第1入力信号によって制御されるプルダウントランジスタとして用い、前記第4PMOSトランジスタPM34及び第5NMOSトランジスタNM35は第2入力信号によって制御されるCMOSプルダウンスイッチとして用いるように、レベルシフタ回路を構成する。

請求項（抜粋）：

第1入力信号を反転するインバータと、該インバータにより反転された信号(INB)がゲートに入力され、ソースが接地電圧(VSS)に、ドレインはノードB′に夫々接続された第1NMOSトランジスタと、ゲートに外部電圧(VCC)が印加され、ソースがノードB′に、ドレインは、ノードC′に夫々接続された第2NMOSトランジスタと、ゲートに第1入力信号が入力され、ソースが接地電圧(VSS)に、ドレインはノードA′に夫々接続された第3NMOSトランジスタと、ゲートに外部電圧(VCC)が入力され、ソースがノードA′に、ドレインは、ノードD′に夫々接続された第4NMOSトランジスタと、ゲートが前記ノードD′に、ドレインは、前記ノードC′に夫々接続され、ソース及び基板に昇圧電圧(VPP)が印加される第1PMOSトランジスタと、ゲートが前記ノードC′に、ドレインは、前記ノードD′に夫々接続され、ソース及び基板に昇圧電圧(VPP)が印加される第2PMOSトランジスタと、ゲートが前記ノードC′に、ドレインはノードO′に夫々接続され、ソース及び基板に昇圧電圧(VPP)が印加される第3PMOSトランジスタと、ゲートが前記ノードC′に、ドレインは、前記ノードO′に夫々接続され、ソースに第2入力信号が入力される第5NMOSトランジスタと、ゲートが前記ノードD′に、ソースは前記ノードO′に夫々接続され、ドレインに前記第2入力信号が入力される第4PMOSトランジスタと、を備えて構成され、前記ノードO′から出力信号(OUT)が出力されることを特徴とするレベルシフタ回路。