特許
J-GLOBAL ID：200903029768914862
接続孔の配置方法及びそれを用いた接続孔の形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-234570
公開番号（公開出願番号）：特開2001-060622
出願日： 1999年08月20日
公開日（公表日）： 2001年03月06日
要約：
【要約】【課題】 レジスト浮き問題の発生を防止できる接続孔の配置方法及びそれを用いた接続孔の形成方法を提供する。【解決手段】 本発明に係る接続孔の形成方法は、シリコン基板上に形成するコンタクトホールの位置を決定し、この決定したコンタクトホールの位置のうち該位置相互の間隔が3.6μmより短いものについては該位置のコンタクトホールを間引くことにより、3.6μmより短い間隔のコンタクトホールの位置を無くし、該シリコン基板11上に絶縁膜13を形成し、該絶縁膜13上に上記位置に開口部を有するレジスト膜15を形成し、レジスト膜15をマスクとして該絶縁膜13をドライエッチングし、レジスト膜15をマスクとして該絶縁膜13をウエットエッチングすることにより、該絶縁膜13における該位置にコンタクトホール13a〜13dを形成するものである。
請求項（抜粋）：
半導体基板上に形成する接続孔の位置を決定し、この決定した接続孔の位置のうち該位置相互の間隔が所定値より短いものについては該位置の接続孔を間引くことにより、該所定値より短い間隔の接続孔を無くすことを特徴とする接続孔の配置方法。
Fターム (11件)：
5F033NN32
, 5F033NN34
, 5F033QQ09
, 5F033QQ11
, 5F033QQ19
, 5F033QQ22
, 5F033QQ37
, 5F033RR04
, 5F033UU01
, 5F033WW01
, 5F033XX00
