特許
J-GLOBAL ID：200903029781419781
電源電圧検出回路
発明者：
出願人/特許権者：
代理人 (1件)：
岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平6-207587
公開番号（公開出願番号）：特開平8-068814
出願日： 1994年08月31日
公開日（公表日）： 1996年03月12日
要約：
【要約】【目的】 電源Vddがサージ等の影響によりノイズが重畳して瞬間的に所定電位まで下降したとしても、サーマルプリンター等の被制御体の誤動作を確実に防止できる電源電圧検出回路を提供することを目的とする。【構成】 電源電圧Vddがサージ等の影響を受けてノイズが重畳して変動し基準電圧Vrefより低くなってしまうと、発振器14が比較回路1の出力を受けて発振動作を開始し、カウンタ15が発振器14から出力される発振クロックの計数を開始する。ここで、カウンタ15のビット数は、予め定められた所定周波数の発振クロックを計数した時に電源電圧Vddが経験上計測されている最大変動時間を経過するまでオーバーフロー信号を出力しない様なビット数に設定されている。即ち、電源電圧Vddの変動が最大変動時間未満であれば、被制御体のリセットは確実に防止できる。
請求項（抜粋）：
一方の入力端子に基準電圧が印加されると共に他方の入力端子に電源電圧に応じた電圧が印加され、前記基準電圧に対する前記電源電圧の大きさを比較する比較回路と、前記電源電圧が前記基準電圧より小さくなった時の前記比較回路の出力が印加されて発振動作を開始する発振回路と、前記発振回路の発振出力を計数し、計数値が所定値に達した時に発生するオーバーフロー出力により被制御体の動作を制御する所定ビットから成るカウンタと、を備えたことを特徴とする電源電圧検出回路。
IPC (2件)：
前のページに戻る
