特許
J-GLOBAL ID：200903029782513102
集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-039956
公開番号（公開出願番号）：特開平5-258085
出願日： 1992年02月27日
公開日（公表日）： 1993年10月08日
要約：
【要約】【目的】従来、マイクロコンピュータをリセットする場合、電圧検出回路により電源電圧の降下を検出しリセットをかけていた。しかし、電源電圧の立上り・立下り時間が短い場合には、リセットがかかりにくいという問題点が存在していた。【構成】VSSからコンデンサ1を介してリセット端子に接続され、リセット端子から抵抗2を介してVDDに接続され、VSSからNchトランジスタ3を介してリセット端子へ接続され、Nchトランジスタ3のゲート入力に電圧検出回路4の出力が入る。本発明の特徴は、電圧検出回路の出力信号によりNchトランジスタ3がONし、電源間が、抵抗2とNchトランジスタ3を介して接続されることにより、電源電圧が降下させられ、電源の立上り・立下り時間が短い場合にも、リセットがかけられる。
請求項（抜粋）：
電圧検出回路を内蔵し、その電圧検出回路の出力の少なくとも1つが、リセット端子とグランドに接続されたトランジスタのゲート入力となっていることを特徴とする集積回路。
IPC (2件)：
G06F 15/78 510
, G06F 1/24
