特許
J-GLOBAL ID：200903029782928345
アドレス生成機構及びデータの事前取り出し方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
頓宮 孝一 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-065258
公開番号（公開出願番号）：特開平5-088888
出願日： 1992年03月23日
公開日（公表日）： 1993年04月09日
要約：
【要約】【目的】 本発明の目的は、1のストライド、Nのストライド、またはストライド値の組み合わせによるループ用の正しい事前取り出し行を正確に決定するための技法を提供することである。【構成】 ストライド・レジスタを使用して、事前取り出しを助ける。さらに、ストライド・レジスタを使用して、オブジェクトごとにデータの「キャッシュ可能性」を指定して、「キャッシュ・フラッシュ」を予防することができる。
請求項（抜粋）：
中央演算処理装置によってアドレスされる主記憶装置とキャッシュ記憶装置を含む記憶階層を有し、前記中央演算処理装置が、前記キャッシュ記憶装置に対するデータ記憶アドレスを生成するためのアドレス生成機構を含む、コンピュータ・システムにおいて、ストライド値を記憶するためのストライド・レジスタ手段と、プログラム・ループの先頭に挿入された第1の命令に応答して、前記ストライド・レジスタ手段に少なくとも1つのストライド値をロードし、プログラム・ループの末尾に挿入された第2の命令に応答して、前記ストライド・レジスタ手段をクリアする制御手段と、前記ストライド・レジスタ手段に記憶された非0値に応答して、前記主記憶装置に対する事前取り出しアドレスを生成する加算手段とを備える、改良されたアドレス生成機構。
IPC (3件)：
G06F 9/32 330
, G06F 12/08
, G06F 12/08 310
