特許

J-GLOBAL ID：200903029788225702

パターン発生器

発明者： 鈴木 晋
出願人/特許権者： 株式会社アドバンテスト
公報種別：公開公報
出願番号（国際出願番号）：特願2001-326188
公開番号（公開出願番号）：特開2003-130930
出願日： 2001年10月24日
公開日（公表日）： 2003年05月08日
要約：

【要約】【課題】 本発明は、多しきい値インタフェース(I/F)メモリを試験可能とする半導体試験装置のパターン発生器を提供する【解決手段】 アドレス信号を演算し、データ信号を反転または非反転して出力する半導体試験装置のパターン発生器において、アドレス信号に対して演算を行い、反転/非反転の信号を出力するFP関数演算回路と、データ信号のビット幅と同じビット幅をもつレジスタで、データ信号をマスクするかどうかのマスク信号を出力するFPマスクレジスタと、該マスクレジスタのマスク信号により、前記FP演算回路の出力をマスクして、データ信号線ごとに反転または非反転して出力をするビット反転回路とを具備して、多しきい値インタフェースメモリ試験をする。

請求項（抜粋）：

アドレス信号を演算し、データ信号を反転または非反転して出力する半導体試験装置のパターン発生器において、データ信号線ごとに反転または非反転の出力をするビット反転回路、を具備していることを特徴とした半導体試験装置のパターン発生器。

IPC (3件)：

G01R 31/3183 ,  G01R 31/28 ,  H03K 3/78

FI (3件)：

H03K 3/78 ,  G01R 31/28 Q ,  G01R 31/28 B

Fターム (7件)：

2G132AA08 ,  2G132AG01 ,  5J049AA00 ,  5J049AA15 ,  5J049AA27 ,  5J049AA34 ,  5J049CC08