特許
J-GLOBAL ID:200903029817751656

マイクロコンピュータ搭載機器における待機状態時の消費電流削減回路

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-273218
公開番号(公開出願番号):特開2001-100869
出願日: 1999年09月27日
公開日(公表日): 2001年04月13日
要約:
【要約】【課題】本発明は、テレビジョン受像機のマイコン部において、待機状態時の消費電流を削減できるようにすることを最も主要な特徴とする。【解決手段】たとえば、CPU27は、セレクタ21の入力端子Bを選択するように、キー入力割り込み選択レジスタ25に“1”信号を供給し、動作を停止する。キーマトリクス群11のどれか1つのキーが押されると、そのアナログ電圧値を、A/D変換入力端子13a〜13dのいずれかを介して、A/D変換器15およびバッファ17a〜17dのいずれかに供給する。そして、アナログ電圧値がしきい値未満の場合、セレクタ21を介して、AND回路19からのローレベルの信号を割り込み制御手段29に供給し、待機モード解除要求信号を発生させて、CPU27を動作状態へと復帰させる構成となっている。
請求項(抜粋):
投入されたキーに応じて異なるアナログ電圧値を出力する、チャンネル数分のキーマトリクス手段と、前記各キーマトリクス手段からの前記アナログ電圧値をデジタルデータに変換するアナログ/デジタル変換手段と、待機モードにあっては、前記アナログ/デジタル変換手段をオフ状態とし、動作モードにあっては、前記アナログ/デジタル変換手段をオン状態とし、前記アナログ電圧値に対応する前記デジタルデータにもとづいて、前記キーマトリクス手段のどのキーが押されたかを判別し、マイクロコンピュータ搭載機器にそのキーの指示にしたがった動作を行わせる中央演算装置と、前記各キーマトリクス手段からの前記アナログ電圧値がチャンネルごとに入力され、前記アナログ電圧値が有効の場合には第1のレベルの信号を出力し、前記アナログ電圧値が無効の場合には第2のレベルの信号を出力する、複数のバッファ手段と、前記各バッファ手段からの出力を取り込んで、その論理積出力を生成するアンド回路と、このアンド回路からの前記論理積出力に応じて、前記中央演算装置に対し、前記待機モードを解除して前記動作モードへ移行させるための解除要求信号を出力する割り込み制御手段とを具備したことを特徴とするマイクロコンピュータ搭載機器における待機状態時の消費電流削減回路。
IPC (3件):
G06F 1/32 ,  G06F 1/26 ,  H04N 5/63
FI (3件):
H04N 5/63 Z ,  G06F 1/00 332 Z ,  G06F 1/00 334 H
Fターム (7件):
5B011DC01 ,  5B011EB06 ,  5B011EB09 ,  5B011HH02 ,  5B011LL00 ,  5C026EA00 ,  5C026EA10

前のページに戻る