特許
J-GLOBAL ID：200903029851861258
フレ-ムリレ--ATM間のインタフェ-ス回路
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-000186
公開番号（公開出願番号）：特開平11-284640
出願日： 1999年01月04日
公開日（公表日）： 1999年10月15日
要約：
【要約】【課題】 小フレーム伝送時のインタフェースの性能低下を最少化しながら、多量のデータトラフィックも処理可能なフレームリレー-ATMのインタフェースを提供する。【解決手段】 第1ノードからフレームリレーデータを受信するためのフレームリレーインタフェース回路と、ATMデータを第2ノードに送信するためのATMインタフェース回路と、フレームペイロードデータをフレームリレーインタフェース回路からATMインタフェース回路に伝送するために、フレームリレーインタフェース回路とATMインタフェース回路とを結合するデータバスと、フレームリレーインタフェース回路からフレームヘッダデータを受信し、フレームペイロードデータをフレームリレーインタフェース回路からATMインタフェース回路に伝送することを制御するためのデータトラフィックコントローラと、データトラフィックコントローラをフレームペイロードデータの伝送から分離して、データトラフィックコントローラをデータバスに結合するためのブリッジと、を備える。
請求項（抜粋）：
フレームリレーデータを送受信するための第1ノードと、ATMデータを送受信するための第2ノードと、を含むプロセッシングネットワークにおいてフレームリレーデータをATMデータに変換するネットワークインタフェースであって、第1ノードからフレームリレーデータを受信するためのフレームリレーインタフェース回路と、ATMデータを第2ノードに送信するためのATMインタフェース回路と、フレームペイロードデータをフレームリレーインタフェース回路からATMインタフェース回路に伝送するために、フレームリレーインタフェース回路とATMインタフェース回路とを結合するデータバスと、フレームリレーインタフェース回路からフレームヘッダデータを受信し、フレームペイロードデータをフレームリレーインタフェース回路からATMインタフェース回路に伝送することを制御するためのデータトラフィックコントローラと、データトラフィックコントローラをフレームペイロードデータの伝送から分離して、データトラフィックコントローラをデータバスに結合するためのブリッジと、を備えることを特徴とするネットワークインタフェース。
IPC (2件)：
FI (2件)：
H04L 11/20 G
, H04L 11/20 B
