特許
J-GLOBAL ID：200903029871679987
ダイナミック型ランダムアクセスメモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
桑井 清一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-076104
公開番号（公開出願番号）：特開平5-242698
出願日： 1992年02月27日
公開日（公表日）： 1993年09月21日
要約：
【要約】【目的】 本発明の目的は最小の制御信号で、複数のテストモードを同時に活性化できるようにすることである。【構成】 テストモード活性化信号OPT1〜OPT4はアドレス信号A1,A2をデコード回路3でデコードして発生させられ、フリップフロップ4に保持される。スーパーボルテージが印加されている間は、CBRサイクルが実行されても、このラッチ状態が解除されないので、アドレス信号A1,A2を変化させると、複数のテストモードが指定できる。
請求項（抜粋）：
第1の所定ピンに印加される電圧が通常使用状態と異なるときストローブ信号を出力する動作制御部と、ストローブ信号の発生中に第2の所定ピンに供給されるテスト信号に応答して複数のテスト回路に選択的に活性化信号を供給するテスト信号発生回路とを備えたダイナミック型ランダムアクセスメモリ装置において、上記テスト信号発生回路はストローブ信号の発生時に上記テスト信号をデコードするデコーダ回路と、デコーダ回路の複数の出力ノード毎に設けられ、出力ノードに現れる上記活性化信号を保持するラッチ回路とを有し、上記動作制御部は上記第1の所定ピンおよび第2の所定ピン以外の信号源から供給される終了信号に応答して上記ラッチ回路をリセットすることを特徴とするダイナミック型ランダムアクセスメモリ装置。
IPC (2件)：
G11C 29/00 303
, G11C 11/401
