特許

J-GLOBAL ID：200903029880064260

マイクロプロセッサ

発明者： 小玉 将義
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-062790
公開番号（公開出願番号）：特開2000-259410
出願日： 1999年03月10日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】 ソフトウェア開発のデバッグ段階において、スタック領域の破壊を即時に発見して二次、三次障害を未然に防止し、これによりデバッグ効率を向上して工数低減を図ることができるマイクロプロセッサ技術を提供する。【解決手段】 マイクロプロセッサのスタックポインタを、スタック領域の先頭アドレスを設定するベースレジスタと、ベースアドレスから実際のスタックポインタまでのオフセット値を設定するオフセットレジスタとの2つに分け、更にオフセット値が取り得る範囲をマスクピットパターンで設定するマスクレジスタを設けることで、オフセット値とマスク値の論理積の結果から、スタック領域のオーバーフローによるスタック領域の破壊が検出できる。

請求項（抜粋）：

スタック領域の先頭アドレスを設定する第1のレジスタと、前記先頭アドレスから現在のスタックポインタ値までのオフセット値を設定する第2のレジスタとを備え、スタックポインタの値を前記第1のレジスタと前記第2のレジスタとに分けて保持することを特徴とするマイクロプロセッサ。

IPC (5件)：

G06F 9/34 340 ,  G06F 9/355 ,  G06F 9/42 330 ,  G06F 12/14 310 ,  G06F 12/16 310

FI (5件)：

G06F 9/34 340 C ,  G06F 9/42 330 C ,  G06F 12/14 310 B ,  G06F 12/16 310 B ,  G06F 9/36 320

Fターム (11件)：

5B018GA01 ,  5B018HA25 ,  5B018MA40 ,  5B018QA16 ,  5B018RA12 ,  5B033AA15 ,  5B033DE04 ,  5B033DE05 ,  5B033FA01 ,  5B033FA09 ,  5B033FA22