特許

J-GLOBAL ID：200903029886934908

キャッシュメモリ制御装置

発明者： 山本 昌明 ,  丸山 隆
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立西サービスエンジニアリング
代理人 (1件)： 磯村 雅俊
公報種別：公開公報
出願番号（国際出願番号）：特願平5-224453
公開番号（公開出願番号）：特開平7-084885
出願日： 1993年09月09日
公開日（公表日）： 1995年03月31日
要約：

【要約】【目的】 キャッシュメモリ内に常に使用優先度の高いデータを保持して、キャッシュヒット率を高め、記憶システムの性能を向上させる。【構成】 主記憶装置からキャッシュメモリへのデータのバースト転送制御を行うキャッシュメモリ制御装置において、データの転送先にあるキャッシュメモリ内の既存データのキャッシュメモリ内に保持されるべき優先度を、キャッシュメモリのヒット判定に用いるアドレスアレイの各エントリデータに付与するなどして設定し、この優先度と、OS等により設定した転送対象データの優先度とを比較して、主記憶装置からキャッシュメモリへのデータ転送の可否を判別する転送抑止部を設ける構成とする。

請求項（抜粋）：

主記憶装置からキャッシュメモリへのデータのバースト転送制御を行うキャッシュメモリ制御装置において、上記データの転送先にある上記キャッシュメモリ内の既存データの該キャッシュメモリ内に保持されるべき優先度と、上記転送対象のデータの上記優先度とを比較して、上記主記憶装置からキャッシュメモリへのデータ転送の可否を判別する転送抑止手段を設けることを特徴とするキャッシュメモリ制御装置。