スーパースカラパイプライン式データ処理装置の可変長命令の並列デコーディング装置及び方法

発明者： ,
出願人/特許権者：
代理人 (1件)：伊東忠彦 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-004923
公開番号（公開出願番号）：特開平10-207707
出願日： 1997年01月14日
公開日（公表日）： 1998年08月07日
要約：

【要約】【課題】本発明は、最小の付加ハードウェア部品を用いて多数の可変長命令を並列にデコードする方法及び装置の提供を目的とする。【解決手段】本発明の可変長命令セットの各命令の開始及び終了を判定するための方法によれば、データラインは、命令キャッシュである第1の記憶領域に格納される。各データラインは、主メモリの逐次的なアドレスに格納されたデータワードの系列を構成する。データラインは、主メモリに隣接して格納された多数のエンコードされた可変長命令を含む。第1の記憶領域に格納されたデータラインの各データワードと関係した標識を含む多数の標識が第2の記憶領域に格納される。各標識は、関係したデータワードが可変長命令の最初のデータワードであるかどうかを示す。

請求項（抜粋）：

単一サイクル中に可変長の多数の命令をデコードし、実行するプロセッサにおいて、各命令の始め及び終わりを判定する方法であって、(a)主メモリの逐次的なアドレスに格納されたデータワードの系列により構成され、上記メモリ内に隣接して格納された多数のエンコードされた可変長命令を含む各データラインを、キャッシュに格納する段階と、(b)上記データラインの各データワードに関係し、上記関係したデータワードが可変長命令の最初のデータワードであるかどうかを示す標識を含む複数の標識をメモリに格納する段階とからなる方法。

前のページに戻る