特許
J-GLOBAL ID：200903029916274592
セラミック基板に形成されたスルーホールへの導体膜形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
上島 淳一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-325902
公開番号（公開出願番号）：特開平7-154072
出願日： 1993年11月30日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】高周波特性に優れるとともに、薄膜プロセスへの汚染を生じさせることなくマイクロ波用の集積回路を製造することができるようにする。【構成】予めスルーホール14が形成されたセラミック基板102の表面102aに紫外線反応性テープ20を付着し、さらにセラミック基板102の裏面102bとスルーホール14の壁面14aと紫外線反応性テープ20のスルーホール14の被覆部位の裏面20aとに、薄膜プロセスによりセラミック基板102の裏面102b側から導体膜16を形成した後に、紫外線反応性テープ20に紫外線を照射して紫外線反応性テープ20の付着力を低下させてから、導体膜16を損傷することのないように紫外線反応性テープ20をセラミック基板102の表面102aから剥離する。
請求項（抜粋）：
予めスルーホールが形成されたセラミック基板の表面に、紫外線を照射すると付着力が低下するテープを付着し、前記セラミック基板の裏面と前記スルーホールの壁面と前記テープの前記スルーホールの被覆部位の裏面とに、薄膜プロセスにより前記セラミック基板の裏面側から導体膜を形成し、前記テープに紫外線を照射して前記テープの付着力を低下させてから、前記導体膜を損傷することのないように前記テープを前記セラミック基板の表面から剥離することを特徴とするセラミック基板に形成されたスルーホールへの導体膜形成方法。
IPC (2件)：
H05K 3/40
, H01L 21/60 321
