特許
J-GLOBAL ID：200903029938947310
MOS型薄膜トランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-175120
公開番号（公開出願番号）：特開平6-021464
出願日： 1992年07月02日
公開日（公表日）： 1994年01月28日
要約：
【要約】【目的】ボトム・ゲート型のMOS型薄膜トランジスタのオフセット領域の長さ,およびゲート長を所定の値に設定し、特にリーク電流を低減させる。【構成】ゲート電極となる多結晶シリコン層103の上,下にCVDシリコン酸化膜104,102を設け、多結晶シリコン層106に垂直にイオン注入,熱処理を行ない、ソース・ドレイン高濃度領域108を形成する。
請求項（抜粋）：
ゲート電極と絶縁膜との積層構造を有しており、前記積層構造の上面および側面に活性領域となるシリコン層を有する薄膜トランジスタであって、前記ゲート電極の膜厚でゲート長を制御し、前記絶縁膜の膜厚でソース・ドレイン領域の形成領域の配置を制御したことを特徴とするMOS型薄膜トランジスタ。
IPC (3件)：
H01L 29/784
, H01L 21/265
, H01L 21/316
H01L 29/78 311 X
, H01L 21/265 P
