特許

J-GLOBAL ID：200903029946957520

ヘテロ接合型電界効果トランジスタとその製造方法

発明者： 榎木 孝知 ,  末光 哲也 ,  石井 康信
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 中村 純之助
公報種別：公開公報
出願番号（国際出願番号）：特願平8-262684
公開番号（公開出願番号）：特開平10-107258
出願日： 1996年10月03日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】正の閾値電圧を有する効率的なHFETを実現し、集積回路でのレベルシフト素子が一部不要となり回路が簡素化されると共に、消費電力も低減され、超高速・低消費電力のヘテロ接合型電界効果トランジスタとその製造方法を提供することを目的とする。【解決手段】ゲート電極1-11はアルミニュウムAlを含有する金属で構成し、また、アルミニュウムAlと砒素Asを構成要素として含有する第1のバリア層1-61と、インジュウムInとリンPを構成要素として含有する第2のバリア層1-62とを有する2層構造を構成し、且つゲート電極1-11直下の第2のバリア層1-62のみは、ゲート電極1-11の金属と合金化した合金層1-12を構成して第1のバリア層1-61に接触させる。

請求項（抜粋）：

ソース電極及びドレイン電極にオーミックに接合する能動層上にバリア層を有し、また、上記バリア層上の所定の領域にゲート電極が形成され、上記ゲート電極の周辺部以外の露出した上記バリア層がキャップ層で覆われた構造を有するヘテロ接合型電界効果トランジスタにおいて、上記ゲート電極はアルミニュウムAlを含有する金属で構成され、また、上記バリア層は、アルミニュウムAlと砒素Asを構成要素として含有する第1のバリア層と、インジュウムInとリンPを構成要素として含有する第2のバリア層とを有する2層構造を構成し、且つ上記ゲート電極直下の第2のバリア層のみは、上記ゲート電極の金属と合金化した合金層を構成して第1のバリア層に接触させることを特徴とするヘテロ接合型電界効果トランジスタ。

IPC (3件)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

引用特許：

出願人引用 (1件)

• 化合物半導体装置
  公報種別：公開公報   出願番号：特願平5-051834   出願人：株式会社東芝

審査官引用 (1件)

• 化合物半導体装置
  公報種別：公開公報   出願番号：特願平5-051834   出願人：株式会社東芝