特許

J-GLOBAL ID：200903029958362173

半導体装置の製造方法

発明者： 藤 本 寛 正 ,  畠 山 多 生 ,  矢羽田 正 光 ,  桐 澤 亮 平
出願人/特許権者： 岩手東芝エレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-343273
公開番号（公開出願番号）：特開平10-189536
出願日： 1996年12月24日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】 ウェーハに対するドライエッチングの制御性を向上させ、半導体装置の製造における生産性を向上させることが可能な半導体装置の製造方法を提供する。【解決手段】 本発明に係る半導体装置の製造方法は、チップ形成領域の回路パターン形成のためにウェーハ表面上に形成されたレジストのうち、チップ形成領域外の領域上に形成されたレジストの一部又は全部を剥離してから、回路パターンを形成するためのウェーハに対するエッチングを行うものである。また、被エッチング・パターンであるエッチング制御用パターンが形成されるようにレジストの一部を剥離し、あるいは、レジストの一部又は全部を、エッチング開口率が所定値となるように剥離してから、回路パターンを形成するためのウェーハに対するエッチングを行うものである。

請求項（抜粋）：

チップ形成領域の回路パターン形成のためにウェーハ表面上に形成されたレジストのうち、前記チップ形成領域外の領域上に形成された前記レジストの一部又は全部を剥離してから、前記回路パターンを形成するための前記ウェーハに対するエッチングを行うことを特徴とする半導体装置の製造方法。