特許
J-GLOBAL ID:200903029958758875
安定性の高い非対称的SRAMセル
発明者:
,
出願人/特許権者:
代理人 (1件):
大貫 進介 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-136701
公開番号(公開出願番号):特開平6-350054
出願日: 1994年05月27日
公開日(公表日): 1994年12月22日
要約:
【要約】【目的】 多結晶シリコン負荷素子55,56と、Nチャンネル・プルダウン・トランジスタ57,58と、Nチャンネル結合トランジスタ59,60とを含む非対称的なスタチック・ランダム・アクセス・メモリ・セル50,53を提供する。【構成】 結合トランジスタ59,81の一方は、他方の結合トランジスタ60,80のチャンネル幅よりも小さいチャンネル幅を有する。非対称的なセル50,53は、電源電圧端子VSSに近接して配置され、従来の対称的なセル51,52は電源電圧端子VSSから離間して配置される。非対称的セル50,53は、この非対称的セル50,53を接地電位に結合するために用いられる拡散層94の寄生抵抗83,86によって生じる接地路の不均衡を補正する。非対称的セル50,53は、性能を劣化させず、セル面積を増加せずに、セルの安定性を改善する。
請求項(抜粋):
第1電源電圧端子に接続された第1端子と、第2端子とを有する第1負荷素子(55);前記第1電源電圧端子に接続された第1端子と、第2端子とを有する第2負荷素子(56);前記第1負荷素子(55)の前記第2端子に結合された第1電流電極と、第2電源電圧端子に結合された第2電流電極と、制御電極とを有する第1プルダウン・トランジスタ(57);前記第2負荷素子(56)の前記第2端子に結合された第1電流電極と、前記第2電源電圧端子に結合された第2電流電極と、制御電極とを有する第2プルダウン・トランジスタ(58);前記第2プルダウン・トランジスタ(58)の前記第1電流電極に結合された第1電流電極と、制御電極と、第2電流電極とを有し、第1のチャンネル幅を有する第1結合トランジスタ(59);および前記第1プルダウン・トランジスタ(57)の前記第1電流電極に結合された第1電流電極と、制御電極と、第2電流電極とを有し、第2のチャンネル幅を有する第2結合トランジスタ(60);によって構成され、前記第1のチャンネル幅が前記第の2チャンネル幅よりも小さいことを特徴とする非対称的スタチック・ランダム・アクセス・メモリ(50)。
前のページに戻る