特許

J-GLOBAL ID：200903029959775323

論理回路用の高速プッシュプル出力段

発明者： ウィリアム エッチ.ダヴェンポート
出願人/特許権者： トライクウィント セミコンダクター,インコーポレーテッド
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平11-340889
公開番号（公開出願番号）：特開2000-201064
出願日： 1999年10月25日
公開日（公表日）： 2000年07月18日
要約：

【要約】 (修正有)【課題】高負荷状態でも出力スルーレートを高くできる高効率高速論理出力段を得る。【解決方法】第1回路は、信号A1を受けるノード18をゲートに接続するトランジスタ(以下TR)26,28を設け、かつTR28のソース、所定バイアス駆動TR42のドレーン間に複数インピーダンス素子を直列接続して複数出力ノードを設け、TR26のソース74にコンデンサ78を接続し他端を第2回路の所定バイアス駆動TR66のゲートに接続する構成とする。第2回路は、相補信号NA1を受け、第1回路と同じ構成で複数出力を得る。また第2回路のコンデンサ84はTR42のゲートに接続される。信号A1、相補信号A2の遷移に応じてTR66、TR42の各ゲートに各コンデンサを経て相反する過度信号が供給され、一時的電流変化を生じ第1回路、第2回路の各出力ノードの容量性負荷の充放電を高速化して出力スルーレートを改善する。

請求項（抜粋）：

論理回路出力段であって、第1の論理回路出力信号を受けるように作動できる第1の端子を有するとともに、第1の出力ノードに結合された第3の端子をさらに有する第1のトランジスタと、前記第1のトランジスタの前記第1の端子に結合された第1の端子を有する第2のトランジスタと、第2の論理回路出力信号を受けるように作動できる第1の端子を有するとともに、第2の出力ノードに結合された第3の端子をさらに有する第3のトランジスタと、前記第2のトランジスタの第3の端子に結合された入力端子を有するとともに、前記第2の出力ノードに結合された出力端子を有する可変電流源と、前記第2のトランジスタの前記第3の端子と前記第1の出力ノードとの間に結合されたインピーダンス素子とを含み、前記第2のトランジスタが前記第1の論理出力信号の遷移に応答して前記可変電流源の入力端子に過渡信号を供給し、前記可変電流源が前記第2のトランジスタからの前記過渡信号に応答して前記第2の出力ノード経由の電流に一時的変化を生じさせるように作動できる論理回路出力段。

IPC (3件)：

H03K 19/0175 ,  H03K 17/693 ,  H03K 19/0952

FI (3件)：

H03K 19/00 101 F ,  H03K 17/693 E ,  H03K 19/094 V