特許

J-GLOBAL ID：200903029978175221

入力制御機能を有したデータ担体

発明者： ホルガー ゼトラック ,  ロベルト ライナー
出願人/特許権者： インフィネオン テクノロジース アクチエンゲゼルシャフト
代理人 (1件)： 矢野 敏雄 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-562862
公開番号（公開出願番号）：特表2002-521770
出願日： 1999年07月27日
公開日（公表日）： 2002年07月16日
要約：

【要約】本発明は、少なくとも1つの送/受信アンテナ(SP)を備え、該アンテナに後置接続された、少なくとも1つの回路ユニット(S1,Si)への給電電圧(VDD,VSS)供給のための整流回路(GR)を有し、前記回路ユニット(S1,Si)の給電端子に電圧制御回路(RS)が並列に接続されている、データ担体、例えばチップカードに関している。この場合、前記電圧制御回路(RS)は出力側を有しており、該出力側からは電圧制御回路(RS)の制御信号に比例した信号がタップ可能であり、前記出力側は制御可能なクロック信号発生器(TSG)の制御入力側に接続されており、該クロック信号発生器(TSG)は、少なくとも1つの回路ユニット(S1,Si)に対してクロック信号(C1)を供給するように構成されている。

請求項（抜粋）：

少なくとも1つの送/受信アンテナ(SP)を備え、該アンテナに後置接続された、少なくとも1つの回路ユニット(S1,Si)への給電電圧(VDD,VSS)供給のための整流回路(GR)を有し、前記回路ユニット(S1,Si)の給電端子に電圧制御回路(RS)が並列に接続されている、データ担体、例えばチップカードにおいて、 前記電圧制御回路(RS)は出力側を有しており、該出力側からは電圧制御回路(RS)の制御信号に比例した信号がタップ可能であり、前記出力側は制御可能なクロック信号発生器(TSG)の制御入力側に接続されており、該クロック信号発生器(TSG)は、少なくとも1つの回路ユニット(S1,Si)に対してクロック信号(C1)を供給するように構成されていることを特徴とするデータ担体。

IPC (3件)：

G06K 19/07 ,  G06F 1/26 ,  H04B 1/59

FI (4件)：

H04B 1/59 ,  G06K 19/00 H ,  G06F 1/00 330 F ,  G06F 1/00 N

Fターム (5件)：

5B011DA12 ,  5B011DB01 ,  5B035BB09 ,  5B035CA04 ,  5B035CA23

引用特許：

審査官引用 (2件)

• 非接触通信装置
  公報種別：公開公報   出願番号：特願平3-321305   出願人：オムロン株式会社
• 半導体集積回路、ICカード、及びICカードシステム
  公報種別：公開公報   出願番号：特願平8-145894   出願人：株式会社東芝