特許

J-GLOBAL ID：200903029985877037

パラレルディスク装置

発明者： 和気坂 博
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-145141
公開番号（公開出願番号）：特開平5-341920
出願日： 1992年06月05日
公開日（公表日）： 1993年12月24日
要約：

【要約】【目的】入力データにパリティを付加し複数のディスク間に分割して格納するパラレルディスク装置のディスクの台数を低減する。【構成】データ交換回路11は(n×n)ビット幅(nは例えば4)のデータをnビット幅でn列のデータに変換する。パリティ生成回路21はnビット単位でパリティを生成し、シフトレジスタ22はn列分のパリティをシフトしながら格納する。データ選択回路31は、カウンタ23に従い、バッファ12のn列分のデータとシフトレジスタ22の2列分のパリティとをビット位置対応の磁気ディスク41〜44にそれぞれ格納する。ディスク故障時は、パリティ選択回路61で正常なディスク内のパリティを識別し、パリティチェック回路62でパリティエラー検出したデータ列の故障ディスクに対応するビット位置の論理値を反転回路63で反転し、正常データを得る。

請求項（抜粋）：

入力されるデータ列にパリティを付加し複数のディスク間に分割して格納するパラレルディスク装置において、前記入力されるデータ列をnビットごとのデータに変換するデータ変換回路と、前記データ変換回路の出力を格納するバッファと、前記バッファの出力によって前記パリティを生成するパリティ生成回路と、前記パリティビットをシフトしながら順番に格納しnビット格納後ローテーションするnビットシフトレジスタと、前記データ変換回路の出力nビットデータと前記nビットシフトレジスタの出力nビットデータとのいずれかを選択するデータ選択回路と、前記データ選択回路の出力nビットデータを各ビット位置ごとに独立して書き込むn台の前記ディスクとを備え、入力された(n×n)ビットデータごとに、前記nビットシフトレジスタに格納された第1のnビットのパリティと1ビットローテーションされた第2のnビットのパリティとを付加し、前記n台のディスク間にn分割して書き込むことを特徴とするパラレルディスク装置。

IPC (3件)：

G06F 3/06 305 ,  G06F 3/06 301 ,  G06F 11/10 330