特許

J-GLOBAL ID：200903029987809853

空間効率のよいターボデコーダ

発明者： カン、インユプ
出願人/特許権者： クゥアルコム・インコーポレイテッド
代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公表公報
出願番号（国際出願番号）：特願2002-568512
公開番号（公開出願番号）：特表2004-533140
出願日： 2001年10月25日
公開日（公表日）： 2004年10月28日
要約：

効率的なターボデコーダ。開示されているターボデコーダは、第1の動作モードにおいて、第1の機能ループを使用する。第1の機能ループには、メモリバンク、読出しインターリーバ、第1のマルチプレクサ(multiplexer, MUX)、RAMファイル、Log-MAPデコーダ、書込みインターリーバ、および第2のMUXが構成されている。開示されているターボデコーダは、さらに、第2の動作モードにおいて、第2の機能ループを使用する。第2の機能ループには、メモリバンク、第1のMUX、RAMファイル、Log-MAPデコーダ、および第2のMUXが構成されている。メモリバンクは、デュアルポート外部メモリである。開示されているターボデコーダ回路は、第1のモードと第2のモードとの間で切換えをする。【選択図】図1

請求項（抜粋）：

第1および第2の動作モードを有するターボデコーダ回路であって、 (a)第1の動作モードで使用するための第1の機能ループであって、 (1)入力と出力を有する書込みインターリーバと、 (2)入力と出力とを有するデュアルポート外部メモリであって、デュアルポート外部メモリの入力が、書込みインターリーバの出力に接続されているデュアルポート外部メモリと、 (3)入力と出力とを有する読出しインターリーバであって、読出しインターリーバの入力が、デュアルポート外部メモリの出力に接続されている読出 しインターリーバと、 (4)入力と出力とを有するバッファ回路であって、バッファ回路の入力が、読出しインターリーバの出力に接続されているバッファ回路と、 (5)入力と出力とを有するLogarithmic Maximum A Posteriori (Log-MAP)デコーダであって、Log-MAPデコーダの入力が、バッファの出力に接続されていて、Log-MAPデコーダの出力が、書込みインターリーバに接続されているLog-MAPデコーダとが含まれている第1の機能ループと、 (b)第2の動作モードで使用するための第2の機能ループであって、 (1)デュアルポート外部メモリと、 (2)バッファ回路であって、入力がデュアルポート外部メモリの出力に接続されているバッファ回路と、 (3)Log-MAPデコーダであって、入力がバッファ回路の出力に接続されていて、Log-MAPデコーダの出力がデュアルポート外部メモリの入力に接続されているLog-MAPデコーダとが含まれている第2の機能ループとが構成されているターボデコーダ回路。

IPC (4件)：

H03M13/13 ,  H03M13/27 ,  H04L1/00 ,  H04L13/08

FI (4件)：

H03M13/13 ,  H03M13/27 ,  H04L1/00 B ,  H04L13/08

Fターム (19件)：

5J065AA01 ,  5J065AB01 ,  5J065AC02 ,  5J065AD10 ,  5J065AE06 ,  5J065AF03 ,  5J065AF04 ,  5J065AG05 ,  5J065AG06 ,  5K014AA01 ,  5K014BA10 ,  5K014FA16 ,  5K014HA10 ,  5K034AA05 ,  5K034AA11 ,  5K034HH09 ,  5K034HH25 ,  5K034MM01 ,  5K034MM25