特許
J-GLOBAL ID:200903029989421879

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-014378
公開番号(公開出願番号):特開平6-232372
出願日: 1993年02月01日
公開日(公表日): 1994年08月19日
要約:
【要約】【目的】SRAMにおいてα線耐性を向上させるために容量素子の容量値を増加させる。【構成】駆動MOSトランジスタT1 (T2 )のゲート電極1c(1b)を容量素子C2 (C1 )の下部電極とし、かつこのゲート電極からなる下部電極とその上の容量誘電体膜20とその上の容量上部電極17とを同じ平面形状にパターニングする。
請求項(抜粋):
一対の駆動MOSトランジスタと、前記一対の駆動MOSトランジスタのそれぞれのドレインに接続された一対の転送MOSトランジスタおよび一対の負荷素子とを有し、かつ前記駆動MOSトランジスタのそれぞれのゲート電極を下部電極とする一対の容量素子を有したスタティック型メモリセルを具備せる半導体記憶装置において、前記容量素子の下部電極となりかつその一部が前記ゲート電極を構成する下層導電層とその上に容量誘電体膜を介して設けられ前記容量素子の上部電極となる上層導電層とを有し、前記下層導電層と前記上層導電層とは同じ平面形状に形成されていることを特徴とする半導体記憶装置。
IPC (2件):
H01L 27/11 ,  H01L 21/3205
FI (2件):
H01L 27/10 381 ,  H01L 21/88 A

前のページに戻る