特許

J-GLOBAL ID：200903030037501362

ビタビ復号器

発明者： 吉田 洋之 ,  山下 雅美
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-349516
公開番号（公開出願番号）：特開平6-204897
出願日： 1992年12月28日
公開日（公表日）： 1994年07月22日
要約：

【要約】【構成】 例えば拘束長K=4のビタビ復号器において、ステートメトリック計算部は、各ACS回路1800 〜1807 で求めた時刻tの全ステートメトリックSM0〜SM7のMSBに基づいて、ステートメトリックSMの正規化(オーバーフロウに対する補正)を行うか否かを決定する正規化検出回路170を有し、この回路170で正規化を行うと決定したときには時刻t+1のステートメトリックSM0〜SM7のMSBを“0”にすることで正規化を行う。また、ACS回路1800 〜1807 の加算器,セレクタは負論理構成とする。【効果】 高速動作が可能となり、速度的に問題なくオーバーフロウの防止ができるようになる。また、構成の大型化を防止でき、IC化も容易となる。

請求項（抜粋）：

入力符号に基づいてブランチメトリックを計算するブランチメトリック計算部と、ブランチメトリックに基づいてパス選択信号を出力する複数のACS回路からなるステートメトリック計算部と、上記パス選択信号が供給される複数のパスメモリセルからなるパスメモリ回路と、上記パスメモリ回路の出力に対して最尤判定を行う最尤判定手段とを有するビタビ復号器において、上記ステートメトリック計算部は、各ACS回路で求めた全ステートメトリック値の最上位ビットに基づいてステートメトリック値の正規化を行うか否かを決定することを特徴とするビタビ復号器。

IPC (2件)：

H03M 13/12 ,  H04L 25/08

引用特許：

審査官引用 (3件)

• 特開昭62-164321
  
• 特開昭62-178020
  
• 特開平3-049429