特許
J-GLOBAL ID：200903030049643898
半導体メモリ
発明者：
出願人/特許権者：
,
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-104619
公開番号（公開出願番号）：特開平6-314497
出願日： 1993年04月30日
公開日（公表日）： 1994年11月08日
要約：
【要約】【目的】 列線をプリチャージするのに必要な電流を従来に比べて少なくすることができ、かつ安定して読出すことのできる不揮発性半導体メモリおよびその読出し方法を提供する。【構成】 各列線を充電するためのトランジスタ31〜34と列線BL1〜BL4との間にゲート電位により列線の電位を制御することのできる列線電位制御トランジスタ41〜44が挿入されており、この列線電位制御トランジスタにより列線が充電される電位を低い値に抑えることにより列線のプリチャージによる瞬時電流を小さな値に抑え、プリチャージ終了後の読出しサイクルにおいては列線電位制御トランジスタのゲートの電位をプリチャージの時より低い電位に下げて、列線同士の容量結合による列線の電位の低下が生じても列線の電位検出点の電位が変動しないようにして誤動作発生を防止した。
請求項（抜粋）：
マトリクス状に配列されたメモリセルを有するメモリセルアレイと、同一行に属する前記メモリセルに接続される行線と、同一列に属する前記メモリセルに接続される列線と、前記列線をプリチャージするためのプリチャージ手段と、このプリチャージ手段と前記列線との間に設けられ、前記列線のプリチャージが終了したときの電位を所定の値に設定する列線電位設定トランジスタと、この列線電位設定トランジスタと前記プリチャージ手段との接続点の電位を検知して選択された前記メモリセルに記憶されているデータを検出するデータ検出手段と、前記プリチャージ終了後の前記列線電位設定トランジスタトランジスタのゲートの電位を前記プリチャージ期間のゲートの電位よりも低い値に設定するゲート電位設定手段とを具備した半導体メモリ。
IPC (2件)：
G11C 16/06
, H01L 27/10 421
