特許
J-GLOBAL ID：200903030056547284
計算機および計算機システム
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
大岩 増雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-106525
公開番号（公開出願番号）：特開平9-293003
出願日： 1996年04月26日
公開日（公表日）： 1997年11月11日
要約：
【要約】【課題】 計算機の性能向上を図る。【解決手段】 制御プログラムの分岐命令として、命令オペランドに分岐先の論理アドレスを記載しておき、また、ページ管理テーブル5bは、各プログラムの先頭アドレス(物理アドレス)を記載しておく。分岐命令実行時には、命令オペランドの分岐先論理アドレスを読み出すと共に、ページ管理テーブル5bのプログラム開始時点のアドレスを読み出し、この読み出した両アドレスを加算することにより制御プログラムの分岐先物理アドレスを獲得し、その物理アドレスのプログラムを実行することにより、従来の分岐命令時に参照していた分岐ブロックを不要としてメモリサイズを削減し、プログラムの実行性能を向上する。
請求項（抜粋）：
プログラムを予めメモリ上に登録する際、上記プログラム中の分岐命令の分岐先を上記プログラムの先頭からの命令ステップ数で示す分岐論理アドレスとし、この分岐論理アドレスを分岐命令のオペランドとして登録する手段と、上記分岐命令を実行する際、上記分岐命令のオペランドの分岐先論理アドレスを分岐先物理アドレスに変換して分岐命令を実行する手段とを備えたことを特徴とする計算機。
IPC (9件)：
G06F 11/34
, G05B 23/02
, G06F 9/06 540
, G06F 9/32 320
, G06F 11/20 310
, G06F 11/30 305
, G06F 12/00 514
, G06F 15/16 450
, G06F 15/16 470
G06F 11/34 H
, G05B 23/02 T
, G06F 9/06 540 F
, G06F 9/32 320 B
, G06F 11/20 310 A
, G06F 11/30 305 F
, G06F 12/00 514 E
, G06F 15/16 450 D
, G06F 15/16 470 U
