特許

J-GLOBAL ID：200903030059340087

半導体装置の製造方法

発明者： 金内 潔 ,  大川 善郎
出願人/特許権者： ソニー株式会社
代理人 (1件)： 尾川 秀昭
公報種別：公開公報
出願番号（国際出願番号）：特願2000-376727
公開番号（公開出願番号）：特開2002-184854
出願日： 2000年12月12日
公開日（公表日）： 2002年06月28日
要約：

【要約】【課題】 半導体基板1の表面部にトレンチアイソレーション層10で素子間分離された複数の半導体素子を形成した半導体装置の製造方法において、トレンチ9形成によるダメージや汚染による影響で半導体素子の性能、信頼度が低下することを防止し、更に、CMP工程を不要とし延いては研磨装置という新しい設備投資を不要とし、製造コストの低減を図る。【解決手段】半導体基板1の表面部に半導体素子を形成し、該素子表面を表面保護膜7により保護した後、半導体基板表面部の素子間分離をすべき位置に、トレンチアイソレーション用トレンチ9を形成し、その後、該トレンチアイソレーション用トレンチを絶縁物10で埋める。尚、基板1の先ず位置決め基準パターン2を形成し、その後の工程における位置決め基準として用いると良い。

請求項（抜粋）：

半導体基板の表面部にトレンチアイソレーション層で素子間分離された複数の半導体素子を形成した半導体装置の製造方法において、上記半導体基板の表面部に上記半導体素子を形成し、該半導体素子表面を保護した後に、上記半導体基板表面部の上記素子間分離をすべき位置に、トレンチアイソレーション用トレンチを形成し、その後、上記トレンチアイソレーション用トレンチを絶縁物で埋めることにより上記トレンチアイソレーション層を形成することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/76 ,  H01L 27/08 331

FI (2件)：

H01L 27/08 331 A ,  H01L 21/76 L

Fターム (11件)：

5F032AA35 ,  5F032AA44 ,  5F032CA03 ,  5F032CA17 ,  5F048AA04 ,  5F048AA07 ,  5F048AA09 ,  5F048BA01 ,  5F048BB05 ,  5F048BE03 ,  5F048BG14