特許

J-GLOBAL ID：200903030067810467

半導体記憶装置及びデータ処理装置

発明者： 原田 良司 ,  葛西 秀男 ,  衛藤 潤 ,  川尻 良樹
出願人/特許権者： 株式会社日立製作所 ,  日立東部セミコンダクタ株式会社 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平10-305060
公開番号（公開出願番号）：特開2000-132985
出願日： 1998年10月27日
公開日（公表日）： 2000年05月12日
要約：

【要約】【課題】 メモリセルデータの読み出し時間の短縮化を図るための技術を提供することにある。【解決手段】 ビット線からコモン線に伝達された信号を増幅するためのセンスアンプ(MP1,MN1,MN2,MP2,MN3)と、ビット線のプリチャージが開始される前に、当該ビット線よりも先に選択された隣接ビット線の電荷引抜き動作を終了する電荷引抜き用スイッチ(21)と、上記電荷引抜き用スイッチの動作制御信号を形成するための制御論理(G3,G4)とを設け、ビット線のプリチャージが開始される前に、当該ビット線よりも先に選択された隣接ビット線の電荷引抜き動作を終了することで、ビット線間寄生容量の影響を回避して、メモリセルデータの読み出し時間の短縮化を図る。

請求項（抜粋）：

複数のビット線と、上記複数のビット線を選択的にコモン線に結合させるためのビット線選択スイッチと、上記ビット線から上記コモン線に伝達された信号を増幅するためのセンスアンプと、上記コモン線を介して上記ビット線をプリチャージするためのプリチャージ回路と、ビット線のプリチャージが開始される前にオフされることで、当該ビット線よりも先に選択された隣接ビット線の電荷引抜き動作を終了する電荷引抜き用スイッチと、上記電荷引抜き用スイッチの動作制御信号を形成するための制御論理とを含んで成ることを特徴とする半導体記憶装置。

Fターム (6件)：

5B025AA02 ,  5B025AB01 ,  5B025AC01 ,  5B025AD11 ,  5B025AD15 ,  5B025AE05