特許

J-GLOBAL ID：200903030081317714

半導体装置の配線構造及びその形成方法

発明者： 松永 範昭 ,  伊藤 祥代 ,  臼井 孝公
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-074491
公開番号（公開出願番号）：特開2000-340569
出願日： 2000年03月16日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】層間絶縁膜を低誘電率化する一方、電極パッド下で層間絶縁膜にクラックが発生することを抑制することができる半導体装置の配線構造を提供する。【解決手段】配線層12上には、第1の有機SOG層13、プラズマCVD法で形成されるシリコン酸化膜或いはシリコン窒化膜からなる補強絶縁層14、及び第2の有機SOG層16がこの順で積層される。第1の有機SOG層13及び補強絶縁層14にヴィアホール15が形成され、第2の有機SOG層16にヴィアホール15に対応して溝17が形成される。ヴィアホール15及び溝17内に夫々導電性ヴィアプラグ19及び電極パッド20が埋め込み形成される。第2の有機SOG層16上にパッシベーション層21が配設され、層21にパッド20が露出する開孔22が形成される。開孔22に露出するパッド20上にワイヤ23が接続される。

請求項（抜粋）：

基板上に配設された配線層と、前記配線層を被覆すると共に前記配線層に対応して形成されたヴィアホールを有する層間絶縁膜と、前記ヴィアホール内に配設された導電性のヴィアプラグと、前記層間絶縁膜上に配設され且つ前記ヴィアプラグを介して前記配線層に電気的に接続された電極パッドと、を具備し、前記層間絶縁膜は、3以下の比誘電率と、50GPa未満のヤング率とを有する第1絶縁層と、50GPa以上のヤング率を有する第2絶縁層とを含み、前記第2絶縁層は前記第1絶縁層と前記電極パッドとの間に介在することを特徴とする半導体装置の配線構造。

IPC (3件)：

H01L 21/3205 ,  H01L 21/312 ,  H01L 21/768

FI (5件)：

H01L 21/88 T ,  H01L 21/312 C ,  H01L 21/312 N ,  H01L 21/90 J ,  H01L 21/90 S