特許
J-GLOBAL ID:200903030090007558

液晶表示装置

発明者:
出願人/特許権者:
代理人 (1件): 作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願平11-244746
公開番号(公開出願番号):特開2001-066636
出願日: 1999年08月31日
公開日(公表日): 2001年03月16日
要約:
【要約】【課題】アクティブマトリクス型液晶表示装置の駆動側基板上に形成されるスイッチング用薄膜トランジスタのチャネル領域への光照射を低減しオフ電流を減少させ安定した明るさを持つディスプレイを提供する。【解決手段】信号線と走査線の交点付近に画素用薄膜トランジスタと保持容量と透明な画素電極を設ける。薄膜トランジスタの複数のチャネル領域のうち、画素電極に接続されるチャネル領域を覆う遮光部材を設ける。
請求項(抜粋):
一対の絶縁基板において一方の絶縁基板上に形成された複数本の走査線と、前記複数本の走査線と交差して形成された複数本の信号線と、前記走査線と信号線の交点付近に形成された薄膜トランジスタと前記薄膜トランジスタに接続された画素電極とが複数個設けられてなる駆動基板と、対向電極とブラックマスク層を有する対向基板と、前記駆動基板と対向基板とで所定の間隙を介して液晶材料を狭持し、前記薄膜トランジスタを制御して、画素電極と対向電極との間に電圧を加えて画像情報を表示する液晶表示装置において、前記薄膜トランジスタは、少なくとも2つ以上のチャネル領域を有し、このチャネル領域は直列配置されており、その一端側に位置するドレイン電極とその他端側に位置し画素電極に接続されるソース電極と、前記複数のチャネル領域にそれぞれ対応して重なるゲート電極を有するマルチゲート構造であって、前記対向基板上に形成されたブラックマスクとは別に、前記複数のチャネル領域のうち画素電極側のチャネル領域を被覆する遮光パターンを有することを特徴とするアクティブマトリクス液晶表示装置。
IPC (4件):
G02F 1/1365 ,  G09F 9/30 338 ,  G09F 9/30 349 ,  H01L 29/786
FI (5件):
G02F 1/136 500 ,  G09F 9/30 338 ,  G09F 9/30 349 C ,  H01L 29/78 617 N ,  H01L 29/78 619 B
Fターム (49件):
2H092GA29 ,  2H092HA28 ,  2H092JA24 ,  2H092JA34 ,  2H092JA41 ,  2H092JA46 ,  2H092JB22 ,  2H092JB31 ,  2H092JB51 ,  2H092JB67 ,  2H092KB25 ,  2H092MA19 ,  2H092NA01 ,  2H092NA23 ,  2H092NA26 ,  5C094AA10 ,  5C094AA55 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094EA03 ,  5C094EA04 ,  5C094EA05 ,  5C094EA07 ,  5C094ED15 ,  5F110AA02 ,  5F110AA06 ,  5F110BB01 ,  5F110DD02 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE08 ,  5F110FF02 ,  5F110GG02 ,  5F110GG47 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110NN03 ,  5F110NN46 ,  5F110NN47 ,  5F110NN72 ,  5F110PP01 ,  5F110PP10 ,  5F110QQ04 ,  5F110QQ19

前のページに戻る