特許

J-GLOBAL ID：200903030098604229

半導体記憶装置

発明者： 中川 宏 ,  大石 貫時 ,  西本 賢二
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平7-266180
公開番号（公開出願番号）：特開平9-091953
出願日： 1995年09月21日
公開日（公表日）： 1997年04月04日
要約：

【要約】【課題】 シンクロナスDRAM等のカラム方向の連続アクセスを高速化し、その連続書き込みモード及び連続読み出しモードのサイクルタイムを高速化する。【解決手段】 クロック信号CLKに従って同期動作するシンクロナスDRAM等において、データ入出力端子D0〜DFを介して入力又は出力される入力データ又は出力データを交互に伝達するデータ入力バッファ及びデータ出力バッファを含むデータ入出力回路IO0及びIO1と、ライトアンプ及びリードアンプを含むメインアンプMA0及びMA1と、カラムスイッチを含むセンスアンプSA0及びSA1とをそれぞれ複数設け、複数の書き込み信号経路及び読み出し信号経路を用意するとともに、これらの信号経路に対応してカラムアドレスデコーダCD0及びCD1と、カラムアドレスを交互に取り込むカラムアドレスバッファCB0及びCB1とを設け、それぞれインターリーブ動作させる。

請求項（抜粋）：

共通の外部端子を介して入力又は出力される入力データ又は出力データに関する書き込み信号又は読み出し信号をそれぞれ伝達する複数の信号経路と、上記信号経路のそれぞれに対応して設けられる複数のカラムスイッチと、上記カラムスイッチのそれぞれに対応して設けられる複数のカラムアドレスデコーダと、上記カラムアドレスデコーダのそれぞれに対応して設けられ他の共通の外部端子を介して入力されるカラムアドレスを選択的に受ける複数のカラムアドレスバッファとを具備することを特徴とする半導体記憶装置。