特許
J-GLOBAL ID：200903030111316122
液晶駆動回路
発明者：
出願人/特許権者：
代理人 (1件)：
武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-291332
公開番号（公開出願番号）：特開平8-146379
出願日： 1994年11月25日
公開日（公表日）： 1996年06月07日
要約：
【要約】【目的】電源オフ時の動作不安定による画面のチラツキや横筋の発生を防止し、長寿命化を実現する。【構成】ロジック電源VDDにより動作するロジック回路と液晶駆動用の電源VLCD により動作する高耐圧回路を結ぶレベルシフタ回路と、液晶パネルに印加するための複数の液晶駆動電圧中の1つを選択出力するためのデコーダ回路により選ばれた電圧(V1,V2,V3,V6,V4,V5 )を出力するための複数のトランジスタで構成した出力トランジスタ回路とから成り、デコーダ回路の入力信号ラインを接地レベルまたはロジック電源VDDレベルにプルダウンまたはプルアップするための抵抗を付加した。
請求項（抜粋）：
ロジック電源VDDにより動作するロジック回路と、液晶駆動用の電源VLCD により動作する高耐圧回路と、前記ロジック回路と前記高耐圧回路を結ぶためのレベルシフタ回路と、液晶パネルに印加するための複数の液晶駆動電圧中の1つを選択出力するためのデコーダ回路、および前記デコーダ回路により選ばれた電圧(V1,V2,V3,V4 )を出力するための複数のトランジスタで構成した出力トランジスタ回路とから成る液晶駆動回路において、前記ロジック電源VDD及び/または液晶駆動用の電源VLCD の低下に対して、前記出力トランジスタ回路の出力が前記ロジック電源VDD及び液晶駆動用の電源VLCD が有効である時の出力V2 以外の電圧が液晶表示停止信号(D・OFF)INV のローレベル時に選択不可となる構成としたことを特徴とする液晶駆動回路。
IPC (2件)：
G02F 1/133 505
, G09G 3/36
