特許
J-GLOBAL ID：200903030111508161
半導体集積回路の断線検出試験方法及び断線検出試験装置
発明者：
出願人/特許権者：
代理人 (1件)：
原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平9-113023
公開番号（公開出願番号）：特開平10-300806
出願日： 1997年04月30日
公開日（公表日）： 1998年11月13日
要約：
【要約】【課題】 CMOS型半導体集積回路において簡単かつ確実に断線のある不良品を検出し得る試験方法及び試験装置を提供する。【解決手段】 NAND回路及びその次段のインバータ回路から構成される電源回路1により電源電圧VDDを印加し、電源端子9とNAND回路の出力線との間に接続されるトランジスタをパターン発生回路2のパターンにより導通させる。次に、そのトランジスタと出力線との間が断線している場合に、電源端子9と出力線との電位差が電源端子9と接地端子との間のインバータ回路におけるトランジスタを全て導通させる値になるように、電源電圧VDDのレベルを上昇させる。すると、断線のある不良品の場合には所定期間の間に電源端子9に流れる電流の波形に異常が起こる。この電流をI-V変換器4で電圧に変換し、さらに比較判定回路5で基準電圧と比較することで断線を検出することができる。
請求項（抜粋）：
複数の第1トランジスタからなる第1ゲート回路と、これに接続され、複数の第2トランジスタからなる第2ゲート回路とを有するCMOS型の半導体集積回路の断線検出試験方法において、上記第1ゲート回路及び第2ゲート回路に電源電圧を印加し、電源電圧が印加される電源端子と上記第1ゲート回路の出力線との間に接続される上記第1トランジスタを導通させ、その第1トランジスタと上記出力線との間が断線しているときの上記電源端子と上記出力線との電位差が、上記電源端子と接地端子との間の上記第2トランジスタを全て導通させる値になるように、電源電圧のレベルを変化させると共に、上記電源端子に流れる電流を検出することを特徴とする半導体集積回路の断線検出試験方法。
IPC (2件)：
FI (2件)：
G01R 31/02
, G01R 31/26 G
