特許
J-GLOBAL ID：200903030112410190
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-253406
公開番号（公開出願番号）：特開2000-090697
出願日： 1998年09月08日
公開日（公表日）： 2000年03月31日
要約：
【要約】【課題】 試験の際に1つのマスク/ディセーブル端子の制御のみでマスク/ディセーブル動作をおこなうことができる半導体記憶装置を提供することを課題とする。【解決手段】 コマンドデコーダ22からテスト命令信号37が出力されると、テストモードデコーダ26において、そのテスト命令信号37を入力し、テスト信号38を出力する。DQM切り替え回路27において、そのテスト信号38が入力されると、2つのマスク/ディセーブル端子(DQML、DQMU)のいずれか1つに入力されるマスク/ディセーブル信号(MASK0またはMASK1)を、DQMLおよびDQMUの両端子から入力されたマスク/ディセーブル信号としてライトアンプ/センスバッファ15に出力する。これにより、この1つのマスク/ディセーブル端子により、すべての入出力データに対するマスク/ディセーブル動作をおこなうことができる。
請求項（抜粋）：
複数のデータ入出力端子と、複数のマスク/ディセーブル端子と、を有し、各マスク/ディセーブル端子に割り当てられた前記データ入出力端子から入出力されるデータの書き込み/読み出しを前記マスク/ディセーブル端子に印加されるマスク/ディセーブル制御信号に応答して禁止するマスク/ディセーブル動作をおこなうことが可能な半導体記憶装置において、前記マスク/ディセーブル端子に対する前記データ入出力端子の割り当てを変更する割り当て変更手段を備えたことを特徴とする半導体記憶装置。
Fターム (7件)：
5L106AA01
, 5L106DD04
, 5L106DD06
, 5L106DD12
, 5L106DD21
, 5L106EE03
, 5L106GG05
