特許

J-GLOBAL ID：200903030128350383

半導体装置

発明者： 金沢 賢一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-054970
公開番号（公開出願番号）：特開平5-259289
出願日： 1992年03月13日
公開日（公表日）： 1993年10月08日
要約：

【要約】【目的】本発明は、MOSトランジスタを有する半導体装置に関し、電源電圧の変化にも対応でき、設計・プロセスの作業を軽減することを目的とする。【構成】入力端子又は出力端子に、印加電圧が異なるワイヤボンディングパッド2,3,5,6,7,8 が複数並列に接続され、前記入力端子側の前記ワイヤボンディングパッド2,3,5 の各々の少なくとも一部と内部回路1との間には降圧能力の異なる降圧回路9,10が形成されるとともに、前記出力端子側の前記ワイヤボンディングパッド6,7,8 の各々の少なくとも一部と内部回路1との間には昇圧能力の異なる昇圧回路11,12 が設けられていることを含み構成する。

請求項（抜粋）：

入力端子又は出力端子に、印加電圧が異なるワイヤボンディングパッド(2,3,5,6,7,8)が複数並列に接続され、前記入力端子側の前記ワイヤボンディングパッド(2,3,5) の各々の少なくとも一部と内部回路(1)との間には降圧能力の異なる降圧回路(9,10)が形成されるとともに、前記出力端子側の前記ワイヤボンディングパッド(6,7,8) の各々の少なくとも一部と内部回路(1)との間には昇圧能力の異なる昇圧回路(11,12)が設けられていることを特徴とする半導体装置。

IPC (6件)：

H01L 21/82 ,  G11C 11/407 ,  G11C 11/401 ,  H01L 27/04 ,  H01L 27/108 ,  H02M 3/07

FI (4件)：

H01L 21/82 P ,  G11C 11/34 354 F ,  G11C 11/34 371 K ,  H01L 27/10 325 V