半導体装置

発明者： , , ,
出願人/特許権者： ,
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-365563
公開番号（公開出願番号）：特開2000-187978
出願日： 1998年12月22日
公開日（公表日）： 2000年07月04日
要約：

【要約】【課題】サブワードドライバのレイアウト設計において、このサブワードドライバの面積を低減するとともに、メインワード線が選択された非選択サブワード線がリセット時に持ち上がる恐れがない半導体装置を提供する。【解決手段】 4バンク構成による256MbSDRAMであって、各メモリアレーバンクに対応する直接周辺回路のサブワードドライバSWDは、それぞれメインワード線MW*(*:任意の数字)Bに接続されたPMOSトランジスタMP*、NMOSトランジスタMN*が1個ずつ設けられ、さらに選択線FX*Bに接続されたNMOSトランジスタMN*が設けられ、回路構成においてNMOSトランジスタMN*が2つのサブワードドライバSWDで共有され、またタイミング的にサブワード線SWL*をリセットしてから選択線FX*Bがリセットされるように構成されている。

請求項（抜粋）：

メモリセルを選択するサブワード線と、このサブワード線を駆動するサブワードドライバと、前記サブワード線と平行に配置されて前記サブワードドライバを選択するメインワード線と、このメインワード線を駆動するメインワードドライバと、前記メインワード線と直交して配置されて前記サブワードドライバを選択する選択線と、この選択線を駆動する選択ドライバとを含む階層ワード構成からなり、前記サブワードドライバは、非選択サブワード線をロウレベルに抑えておくためのトランジスタを2つのサブワードドライバで共有し、前記サブワードドライバの動作タイミングは、前記非選択サブワード線をロウレベルに抑えておくためのトランジスタを制御する制御信号が、前記メインワード線を制御する制御信号よりも遅くリセットされることを特徴とする半導体装置。

IPC (4件)：

G11C 11/401 , G11C 11/407 , H01L 27/108 , H01L 21/8242

FI (5件)：

G11C 11/34 371 K , G11C 11/34 354 D , G11C 11/34 362 H , H01L 27/10 681 A , H01L 27/10 681 F

Fターム (13件)：

5B024AA05 , 5B024AA07 , 5B024BA13 , 5B024BA17 , 5B024BA21 , 5B024CA11 , 5B024CA16 , 5B024CA21 , 5F083AD00 , 5F083GA01 , 5F083GA09 , 5F083GA12 , 5F083LA16

前のページに戻る