特許
J-GLOBAL ID：200903030138166106
スイッチよりも少ない記憶セルを使用するリプログラマブル接続アーキテクチャ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
川口 義雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-205769
公開番号（公開出願番号）：特開平6-303128
出願日： 1993年07月28日
公開日（公表日）： 1994年10月28日
要約：
【要約】 (修正有)【目的】 能動スイッチ・デバイス及び関連する能動記憶素子を小型化する。【構成】 第1のユーザ・リプログラマブル接続アーキテクチャは、N個のスイッチ素子が選択された接続導体の間に接続され、M個の能動記憶素子によって制御される。ここでM<Nである。N個のスイッチ素子のグループは、M個の能動記憶素子のグループによって制御され、M個の能動記憶素子の状態が、ひとまとめにオンにされるためにN個のスイッチ素子の一つを確認するためにデコードされる。第2のユーザ・リプログラマブル接続アーキテクチャは、N個のスイッチ素子のグループが選択された接続導体の間に接続されており、部分的にM<SB>1</SB>個の能動記憶素子の状態をデコードすることによって選択される。N個のスイッチ素子のグループが同様にM<SB>2</SB>個の能動記憶素子の状態をデコードすることによって選択される。
請求項（抜粋）：
複数の接続導体と、複数の接続導体から選択された異なるものの間に接続されており、夫々が制御信号の状態に応答してオン状態及びオフ状態の間で切り換え可能なN(Nは整数)個のユーザ・リプログラマブル接続素子と、夫々が第1の非選択の状態及び第2の選択状態を有するM(Mは整数及びM<N)個の能動記憶素子と、能動記憶素子の出力に接続されているM個の入力を有すると共にN個の入力を有しており、各出力がN個のユーザ・リプログラマブル接続素子の一つに、オン状態及びオフ状態を有する制御信号を与えるデコーダ手段とを備え、各制御信号の状態はデコーダ手段のM個の入力の状態の関数であるユーザ・リプログラマブル接続アーキテクチャ。
IPC (3件)：
H03K 19/173 101
, H03K 17/00
, H03K 19/177
