特許
J-GLOBAL ID:200903030148664813
半導体装置
発明者:
出願人/特許権者:
代理人 (2件):
佐藤 強
, 小川 清
公報種別:公開公報
出願番号(国際出願番号):特願2004-351183
公開番号(公開出願番号):特開2006-165100
出願日: 2004年12月03日
公開日(公表日): 2006年06月22日
要約:
【課題】 電流検出用の抵抗が形成されたICチップを有する半導体装置を得る。【解決手段】 ICチップ22において、シャント抵抗23を、その電流通過方向に沿った辺がMOSFET2の一列に並んだパッド5(パッド列)に直交する向きとなるようにMOSFET2に隣接して形成する。シャント抵抗23と制御回路3とを繋ぐ引き出し用の配線27を、シャント抵抗23から第1のパッド29に至る第1の配線27aと、第2のパッド30から制御回路3に至る第2の配線27bとから構成する。組み立て工程において、パッド29と30を共通の端子11に接続する。【選択図】 図1
請求項(抜粋):
同一の半導体基板にパワー素子、当該パワー素子の主端子に接続される電流検出用の抵抗および前記パワー素子を制御する制御回路が形成された半導体チップを備え、
前記パワー素子の主端子のパッドは、当該パワー素子の素子形成領域の辺部に沿って列状に形成されており、
前記抵抗は、その電流通過方向に沿った辺が前記パワー素子のパッド列にほぼ直交する向きとなるように前記パワー素子に隣接して形成されていることを特徴とする半導体装置。
IPC (2件):
FI (3件):
H01L27/04 P
, H01L27/04 E
, H01L27/04 A
Fターム (10件):
5F038AR07
, 5F038AR13
, 5F038AV06
, 5F038AZ04
, 5F038BE07
, 5F038BG05
, 5F038CA02
, 5F038CA08
, 5F038CA10
, 5F038EZ20
引用特許:
出願人引用 (1件)
審査官引用 (2件)
-
トランジスタの構造
公報種別:公開公報
出願番号:特願平10-278731
出願人:富士通テン株式会社
-
半導体集積回路
公報種別:公開公報
出願番号:特願2000-232739
出願人:株式会社日立製作所
前のページに戻る