特許
J-GLOBAL ID：200903030148931960
定電圧回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-016782
公開番号（公開出願番号）：特開平10-214121
出願日： 1997年01月30日
公開日（公表日）： 1998年08月11日
要約：
【要約】【課題】電源投入時における出力端子のオーバーシュートを排除することができるとともに、オーバーシュート発生時に、出力端子の電圧が定常状態の電圧になるまでの時間を短縮することのできる定電圧回路を提供する。【解決手段】定電圧回路は、出力負荷抵抗RL および出力負荷容量CL を含む定電圧出力負荷3に対応して、MOSトランジスタTr1 〜Tr8 および定電流素子I1 により形成される差動増幅回路1と、PMOSトランジスタTr9 、抵抗R1 、R2 および位相補償容量C1 により形成される出力段回路2と、容量C2および抵抗R3 により形成される充放電回路4と、抵抗R4 およびNMOSトランジスタTr10により形成される直列回路とを備えて構成され、充放電回路4の付加により、電源投入時の出力端子におけるオーバーシュートが防止される。
請求項（抜粋）：
所定の基準電圧を入力して、当該基準電圧に等しい電圧を出力するように動作する差動増幅回路と、前記差動増幅回路の出力電圧の入力を受けて、前記基準電圧入力に対応する定電圧を出力する出力段回路と、所定の直流電源と接地電位との間に直列に接続される直流電源側の容量と接地電位側の抵抗とにより形成され、電源投入時に、前記容量と前記抵抗との接続点より特定の制御信号を出力する充放電回路と、前記充放電回路より出力される特定の制御信号により制御されて、前記出力段回路の定電圧出力端子における電源投入時のオーバーシュートの発生を抑制するオーバーシュート防止回路と、を少くとも備えて構成されることを特徴とする定電圧回路。
IPC (2件)：
G05F 1/56 310
, G05F 3/24
G05F 1/56 310 A
, G05F 3/24 Z
