特許

J-GLOBAL ID：200903030175759923

メモリアクセスのために最適化されたDSPア-キテクチャ

発明者： ディディエ フュワン
出願人/特許権者： エステーミクロエレクトロニクス ソシエテ アノニム
代理人 (1件)： 山本 恵一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-094975
公開番号（公開出願番号）：特開2000-029703
出願日： 1999年04月01日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】 メモリアクセス命令を含むループの実行のために最大効率を有するスーパスカラプロセッサを提供する。【解決手段】 読み出し又は書き込み命令の実行に応じてメモリ(16)のアドレスバスに読み出し又は書き込みアドレスを提供する、少なくとも1つのメモリアクセスユニット(MEMU)と、メモリアクセスユニットと平行に動作し、メモリアクセスユニットが書き込みアドレスを提供すると同時にメモリのデータバスにデータを提供するために少なくとも配置される、計算及び論理ユニット(ALU)と、データのアベイラビリティが書き込まれるまでウエイトするメモリアクセスユニットによって提供された各書き込みアドレスがその中にストアされる書き込みアドレスキュー(STAQ)とを含むプロセッサである。

請求項（抜粋）：

読み出し又は書き込み命令の実行に応じてメモリ(16)のアドレスバスに読み出し又は書き込みアドレスを提供する、少なくとも1つのメモリアクセスユニット(MEMU)と、前記メモリアクセスユニットと平行に動作し、前記メモリアクセスユニットが書き込みアドレスを提供すると同時に前記メモリのデータバスにデータを提供するために少なくとも配置される、計算及び論理ユニット(ALU)と、データのアベイラビリティが書き込まれるまでウエイトする前記メモリアクセスユニットによって提供された各書き込みアドレスがその中にストアされる書き込みアドレスキュー(STAQ)とを含むことを特徴とするプロセッサ。

IPC (5件)：

G06F 9/38 350 ,  G06F 9/38 ,  G06F 9/38 310 ,  G06F 9/30 310 ,  G06F 9/32 310

FI (5件)：

G06F 9/38 350 X ,  G06F 9/38 350 A ,  G06F 9/38 310 F ,  G06F 9/30 310 A ,  G06F 9/32 310 J