特許
J-GLOBAL ID：200903030186555483
内部クロック発生回路および信号発生回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-232937
公開番号（公開出願番号）：特開平10-079663
出願日： 1996年09月03日
公開日（公表日）： 1998年03月24日
要約：
【要約】【課題】 動作周波数の広い内部クロック発生回路を提供する。【解決手段】 外部クロック信号ECLKと内部クロック信号intCLK(RCLK)の位相差に従ってその遅延時間が調整され、その調整された遅延時間に従って内部クロック信号に相当する信号を発生する電圧制御ディレイ素子(130)に対し、モード切換信号に従って選択的にその電圧制御ディレイ素子の遅延時間に対し遅延オフセットを与える可変遅延回路(1)を設ける。遅延オフセット量により電圧制御ディレイ素子(130)の動作速度が等価的に遅くなり、その動作周波数領域を低い方へシフトさせることができ、応じて内部クロック発生回路の動作周波数領域を広くすることができる。
請求項（抜粋）：
外部から与えられる外部クロック信号に同期して動作する同期型半導体記憶装置において、前記外部クロック信号に同期した内部クロック信号を発生して内部回路へ与える内部クロック発生回路であって、前記外部クロック信号と前記内部クロック信号との位相差を検出する手段、前記位相差に従って遅延時間が変更可能であり、前記遅延時間に従って動作して前記内部クロック信号に相当する信号を発生する遅延制御クロック発生手段、およびモード設定信号に従って前記遅延時間に対しオフセットを与える遅延オフセット手段を備える、内部クロック発生回路。
IPC (5件)：
H03L 7/00
, G06F 1/12
, G11C 11/407
, H03K 5/135
, H03L 7/081
H03L 7/00 D
, H03K 5/135
, G06F 1/04 340 A
, G11C 11/34 354 C
, G11C 11/34 362 S
, H03L 7/08 J
