特許
J-GLOBAL ID：200903030195948200
論理回路及び半導体記憶装置
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-051620
公開番号（公開出願番号）：特開平9-245482
出願日： 1996年03月08日
公開日（公表日）： 1997年09月19日
要約：
【要約】【課題】 低電圧かつ低消費電流での動作が可能なSRAM等の半導体記憶装置及びその半導体記憶装置の書込みドライバ回路に使用して好適なCMOSインバータ回路を提供する。【解決手段】 CMOSインバータ回路のNMOSFETQn1のソース端子と接地点GNDとの間に、ゲートとドレインが短絡されかつソースとバックゲートが接地された別のNMOSFETQn2を接続し、出力信号のロー電位を、NMOSFETQn2のしきい値電圧に等しくなるようにした。SRAMのビット線BLT,BLBの書込みドライバ回路10をこのCMOSインバータ回路で構成することによって、ビット線電位がローレベルの時にビット線BLT,BLBが接地点GNDから絶縁されるようにし、CMOSインバータ回路からロー電位の信号が出力される際の消費電流を小さく抑えた。
請求項（抜粋）：
電源電圧端子と接地点との間にPMOSトランジスタとNMOSトランジスタが直列に接続されてなるCMOS論理回路において、NMOSトランジスタのソース端子と接地点との間に、該ソース端子から接地点に向かって順方向となるダイオード手段が接続されていることを特徴とする論理回路。
IPC (2件)：
G11C 11/417
, H03K 19/0948
G11C 11/34 305
, H03K 19/094 B
