特許

J-GLOBAL ID：200903030200388846

半導体装置及び半導体装置の製造方法

発明者： 臼井 正則 ,  田中 雄一
出願人/特許権者： 株式会社豊田中央研究所
代理人 (1件)： 吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-308177
公開番号（公開出願番号）：特開平11-145335
出願日： 1997年11月11日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】 基板の両面に加工を施し第1面上の第1導体層と第2面の第2導体層とをビアホールで接続する場合に、ビアホールでのインダクタンスを低減する。【解決手段】 高周波半導体装置等の接地構成に関し、基板10の第1面に導体線路(第1導電層)とこれと一体のビアホールパッド部12が形成され、このビアホールパッド部12は基板10に形成されるビアホール30内に埋め込まれるような埋め込み部13を有し、第2面に形成される第2導体層(接地導体)32とビアホール30内で接続される。ビアホール30は、基板10の第1面にビアホールパッド部12等を形成した後、基板10を第2面からエッチングすることにより作製する。ビアホール30のエッチング到達面のばらつきを基板10内に埋め込まれた埋め込み部13が吸収することでビアホールパッド部12の大きさを低減でき、ビアホール30でのインダクタンス低減を図る。また、基板10の第2面研磨の前に、研磨後も第2面上に残るように溝を形成し、この溝を以後第2面への加工の位置合わせ用マークとして用いる。

請求項（抜粋）：

基板の第1面に形成された第1導体層と、前記基板の第2面に形成された第2導体層とが前記基板の第2面から形成されたビアホールにおいて接続される半導体装置であり、前記基板の第1面において、前記第1導体層には、前記ビアホールと対向するように該第1導体層と一体的なビアホールパッド部が設けられ、該ビアホールパッド部の一部は前記ビアホール内に埋め込まれるように形成され、前記ビアホール内で、前記ビアホールパッド部の埋め込み部と、前記基板の第2面側に形成された前記第2導体層とが当接して接続されることを特徴とする半導体装置。

IPC (5件)：

H01L 23/12 301 ,  H01L 21/304 321 ,  H01L 21/60 321 ,  H01L 21/3213 ,  H01L 23/04

FI (5件)：

H01L 23/12 301 Z ,  H01L 21/304 321 S ,  H01L 21/60 321 X ,  H01L 23/04 F ,  H01L 21/88 C