特許
J-GLOBAL ID：200903030229732112
IC試験装置
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-137201
公開番号（公開出願番号）：特開平9-318704
出願日： 1996年05月30日
公開日（公表日）： 1997年12月12日
要約：
【要約】【課題】 試験信号にジッタが含まれる場合であってもより精度の高いスキュー調整を行うことが可能なIC試験装置を提供すること。【解決手段】 判定回路13は入力パルスと判定ストローブ信号との時間位置関係を判定し、ストローブ信号の立ち上がり以降のパルスを“フェイル”として出力する。バイナリカウンタ21は判定回路13から出力される“フェイル”の数をカウントし、2進数に変換して出力する。セレクタ22は精度セレクト信号により選択された入力ビットからの入力信号を出力する。F/F(S-Rフリップフロップ)23はセレクタ22の出力信号に応じてセットされる。AND回路24はF/F23から出力される論理に応じて開状態又は閉状態をとる。カウンタ25はAND回路24が開状態である場合に入力されるテストクロックをカウントする。CPU15はカウンタ25のカウント結果に応じて試験信号の時間位置を制御する。
請求項（抜粋）：
試験信号を遅延又は進行させる少なくとも2つのタイミング調整手段と、前記少なくとも2つのタイミング信号調整手段各々が接続される接続端群と、1つの接続端とを有し、該1つの接続端に対して、該接続端群の何れか1つを選択する選択手段と、前記1つの接続端に接続され、前記試験信号のタイミングを規定する判定ストローブ信号と、前記選択手段から出力される試験信号との時間位置関係を判定し、判定結果を出力する判定手段と、前記試験信号のタイミングの精度を規定する精度セレクト信号と、前記判定結果とを比較し、比較結果を出力する比較手段と、前記比較結果に基づいて前記タイミング調整手段を制御する制御手段とを具備することを特徴とするIC試験装置。
引用特許：
前のページに戻る
