特許

J-GLOBAL ID：200903030238220566

半導体基板の製造方法及び半導体装置の製造方法

発明者： 本多 由明
出願人/特許権者： 松下電工株式会社
代理人 (1件)： 佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-217646
公開番号（公開出願番号）：特開平9-063951
出願日： 1995年08月25日
公開日（公表日）： 1997年03月07日
要約：

【要約】【課題】 シリコン基板上に良質なGaAs等の化合物半導体層を形成する。【解決手段】 GaAs基板1上に、GaAsと格子整合する材料であるAlGaAsを成長させてエッチング除去層2を形成し、さらに、その上に化合物半導体接着層3を結晶成長により形成し、種結晶となる部分以外の化合物半導体接着層3を除去し、シリコン基板4の表面に化合物半導体接着層3の上面を当接させ接着し、エッチング除去層2をエッチングにより除去する。

請求項（抜粋）：

化合物半導体基板上に、その化合物半導体基板を構成する材料と格子整合する材料で、エッチング除去層及び化合物半導体接着層を順次結晶成長により形成する工程と、種結晶となる部分以外の前記化合物半導体接着層を除去する工程と、シリコン基板の表面に前記化合物半導体接着層の上面を当接させ接着する工程と、前記エッチング除去層をエッチングにより除去する工程とを備えたことを特徴とする半導体基板の製造方法。

IPC (3件)：

H01L 21/20 ,  H01L 33/00 ,  H01S 3/18

FI (3件)：

H01L 21/20 ,  H01L 33/00 A ,  H01S 3/18