特許
J-GLOBAL ID：200903030247699564
情報処理方法および装置
発明者：
出願人/特許権者：
代理人 (1件)：
稲本 義雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-171746
公開番号（公開出願番号）：特開平5-342024
出願日： 1992年06月05日
公開日（公表日）： 1993年12月24日
要約：
【要約】【目的】 リセット後に実行するプログラムの変更を容易にする。【構成】 リセット時、リセット信号が遅延回路24,25、ナンド回路26、ノア回路20を介してプログラムメモリ4に供給され、そこに記憶されているフラグF1,F2が読み出される。このフラグF1,F2に対応して、D型フリップフロップ22がセットされ、そのセット状態に対応して、切換回路18,19が制御される。切換回路18と19は、デゴーダ16または17の出力をプログラムメモリ4または5に供給する。リセット時、CPU1はデコーダ16を読み出す。
請求項（抜粋）：
複数の記憶手段に異なるプログラムと、そのいずれを実行するかを表わすフラグを記憶しておくとともに、リセット動作時、前記フラグを読み取り、前記フラグに対応して、実行するプログラムを決定することを特徴とする情報処理方法。
IPC (2件)：
G06F 9/46 340
, G06F 9/06 410
