半導体メモリ装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：服部雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平4-212924
公開番号（公開出願番号）：特開平5-218332
出願日： 1992年08月10日
公開日（公表日）： 1993年08月27日
要約：

【要約】【目的】メモリ装置の集積度および信頼度を向上させた半導体装置およびその製造方法を提供する。【構成】ビットライン30下部に形成された平坦化された第1絶縁層22と前記ストリッジ電極100下部に形成された平坦化された第2絶縁層24を含むことを特徴とする。【効果】導電形、すなわちビットラインおよびストリッジ電極下部に形成される物質層の表面を平坦化することにより表面段差に対して発生するストリンガを防止し、コンタクトホールの内部側壁に直接スペーサを形成するか、コンタクトホールを形成し導電層間の接触現象を防止することにより、メモリ装置の信頼性を向上させただけではなく高集積化実現に有利になるようにした。

請求項（抜粋）：

ソース領域、ドレーン領域およびゲート電極から構成されるトランジスタ、第1コンタクトホールを通じて前記トランジスタのドレーン領域と接触するビットライン、ならびに第2コンタクトホールを通じて前記トランジスタのソース領域と接触するストリッジ電極を含む半導体メモリ装置において、前記ビットライン下部に形成され平坦化された第1絶縁層と前記ストリッジ電極下部に形成され平坦化された第2絶縁層を含むことを特徴とする半導体メモリ装置。

IPC (2件)：

H01L 27/108 , H01L 27/04

引用特許：

審査官引用 (5件)

特開平1-243573
特開平2-237059
特開平2-257670

全件表示

前のページに戻る