特許
J-GLOBAL ID：200903030274098645
コード設定回路
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平5-240354
公開番号（公開出願番号）：特開平7-074008
出願日： 1993年09月01日
公開日（公表日）： 1995年03月17日
要約：
【要約】【目的】 トリミング時の薄膜抵抗切断の際に生ずる外部電源からの高圧ノイズパルスによるトランジスタの破壊を防ぐ。【構成】 NMOSトランジスタ31〜33と切断電圧印加パッド61〜63との各間に、PN接合ダイオード81〜83を挿入する。外部電源からの高圧ノイズパルスがパッド61〜63に加わるとき、各ダイオード81〜83の一方向性機能によってNMOSトランジスタ31〜33へはノイズパルスは伝わらず、トランジスタの破壊は生じない。
請求項（抜粋）：
切断電圧印加パッドと固定電圧源との間に接続されこの切断電圧の印加により切断可能な薄膜抵抗の切断の有無に応じたコード信号を生成するコード設定回路であって、ソースが電源に接続され電源オン時に一時的に導通状態となる第1導電型の第1のMOSトランジスタと、ドレインが前記第1のMOSトランジスタのドレインに共通接続されることにより前記第1のMOSトランジスタと並列接続された第1導電型の第2のMOSトランジスタと、前記第1及び第2のMOSトランジスタのドレイン共通接続点の電位を反転して前記第2のMOSトランジスタのゲート入力とするインバータと、ゲートに前記電源が印加され、前記ドレイン共通接続点にドレインが接続された第2導電型の第3のMOSトランジスタと、前記第3のMOSトランジスタのソースと前記切断電圧印加パッドとの間に設けられ、前記切断電圧印加時に生ずるノイズパルスの前記第3のMOSトランジスタ側への伝達を阻止するパルス阻止手段と、前記ドレイン共通接続点の電位に応じて前記コード信号を導出する手段と、を含むことを特徴とするコード設定回路。
IPC (4件)：
H01C 17/22
, H01F 1/00
, H01L 21/66
, H03M 7/00
