特許
J-GLOBAL ID：200903030310889190

半導体集積回路及びその製造方法

発明者：
植村 輝雄

植村 輝雄 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-197636
公開番号（公開出願番号）：特開2000-031295
出願日： 1998年07月13日
公開日（公表日）： 2000年01月28日
要約：
【要約】【課題】 サリサイド構造を有するMISFETの回路動作速度を高速化し、抵抗素子の集積化を向上できる半導体集積回路を提供する。製造工程数が削減できる半導体集積回路の製造方法を提供する。【解決手段】 半導体集積回路30において、MISFETTrnはサリサイド層7Cを有する動作領域7及びサリサイド層6Bを有するゲート電極6で構成される。MISFETTrpも同様にサリサイド構造で構成される。抵抗素子Rnは表面上にサリサイド層が形成されていない抵抗部10で構成され、抵抗素子Rpは同様にサリサイド層が形成されていない抵抗部11で構成される。抵抗部10表面上、抵抗部11表面上には製造プロセスにおいてサリサイド防止マスクが形成される。LDDを採用するMISFETTrn、Trpにおいては、サイドウォールスペーサ9Sを形成する工程と同一工程でサリサイド防止マスクが形成される。
請求項（抜粋）：
半導体表面にサリサイド層を形成した動作領域及び電極を有するトランジスタと、抵抗部と、この抵抗部の一端側及び他端側にそれぞれ電気的に接続された接続部とを備えた抵抗素子と、前記接続部のみに設けられた前記トランジスタの動作領域又は電極の半導体と同一のサリサイド構造と、を備えたことを特徴とする半導体集積回路。
IPC (4件)：
H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822
FI (2件)：
H01L 27/08 321 A ,  H01L 27/04 C
Fターム (29件)：
5F038AR02 ,  5F038AR08 ,  5F038AR16 ,  5F038AR21 ,  5F038CD18 ,  5F038CD19 ,  5F038DF03 ,  5F038DF04 ,  5F038DF05 ,  5F038DF12 ,  5F038EZ13 ,  5F038EZ20 ,  5F048AA01 ,  5F048AA09 ,  5F048AB03 ,  5F048AB10 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048BF03 ,  5F048BF06 ,  5F048BF11 ,  5F048BG13 ,  5F048DA25
引用特許：
審査官引用 (24件)
  • 半導体装置及び半導体装置の製造方法
    公報種別：公開公報   出願番号：特願平6-176652   出願人：松下電器産業株式会社
  • 特開平2-128465
  • 特開平3-155640
全件表示

前のページに戻る

TOP

BOTTOM