特許

J-GLOBAL ID：200903030312649340

炭化珪素半導体基板の検査方法

発明者： 遠藤 剛 ,  奥野 英一
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 伊藤 洋二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-167338
公開番号（公開出願番号）：特開2000-003946
出願日： 1998年06月15日
公開日（公表日）： 2000年01月07日
要約：

【要約】【課題】 炭化珪素半導体基板上に形成した熱酸化膜のリーク発生要因となる結晶欠陥を検出できる炭化珪素半導体基板の検査方法を提供する。【解決手段】 まず、炭化珪素半導体基板1の表裏面を熱酸化して熱酸化膜21、22を形成する。その後、炭化珪素半導体基板の裏面に形成された熱酸化膜22を除去し、さらに炭化珪素半導体基板の裏面に裏面電極23を形成したのち、熱酸化膜上に検査用のゲート電極24を形成する。そして、ゲート電極24及び裏面電極23間にバイアス電圧を印加すると、バイアス電圧の印加に伴うキャリアの再結合による発光が生じる。このため、この発光箇所を検出すればリーク発生要因となる結晶欠陥を検出することができる。

請求項（抜粋）：

ゲート電極を備えた半導体素子を形成するのに用いる炭化珪素半導体基板の検査方法であって、炭化珪素半導体基板(1)を用意する工程と、前記炭化珪素半導体基板の表面を熱酸化して熱酸化膜(21)を形成する工程と、前記炭化珪素半導体基板の裏面に裏面電極(23)を形成する工程と、前記炭化珪素半導体基板の表面に形成された前記熱酸化膜上に、検査用ゲート電極(24)を形成する工程と、前記検査用ゲート電極及び前記裏面電極間にバイアス電圧を印加すると共に、該バイアス電圧の印加に伴うキャリアの再結合による発光を検出する工程と、前記炭化珪素半導体基板に形成された前記検査用ゲート電極、前記裏面電極、及び前記熱酸化膜を除去する工程と、を含んでいることを特徴とする炭化珪素半導体基板の検査方法。

IPC (4件)：

H01L 21/66 ,  G01N 21/88 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 21/66 N ,  G01N 21/88 E ,  H01L 29/78 652 T ,  H01L 29/78 658 L

Fターム (17件)：

2G051AA51 ,  2G051AA90 ,  2G051AB20 ,  2G051AC22 ,  2G051CA11 ,  2G051DA13 ,  2G051EB01 ,  2G051EB02 ,  4M106AA07 ,  4M106AA10 ,  4M106AB01 ,  4M106AB17 ,  4M106BA14 ,  4M106CA19 ,  4M106CB19 ,  4M106DJ20 ,  4M106DJ38